走在汽車革命的路上論文書籍站
國立臺灣大學 電機工程學研究所 陳信樹所指導 胡耀升的 跳躍式切換演算在次區間類比數位轉換器之應用 （2018），提出2007 gs350規格關鍵因素是什麼，來自於類比至數位轉換器、時間交錯式、連續漸進式、次區間架構、雜訊整形連續漸進式、電容陣列校正、電容陣列切換方式、驅動電路、觸控應用、高速通訊系統應用。
而第二篇論文中原大學 電子工程研究所 陳淳杰所指導 詹竣宇的 一個六位元虛擬二進位摺疊R-2R階梯式電流導引數位類比轉換器設計與特性分析 （2016），提出因為有 電流式、數位類比轉換器、R-2R的重點而找出了 2007 gs350規格的解答。
跳躍式切換演算在次區間類比數位轉換器之應用
為了解決2007 gs350規格 的問題，作者胡耀升 這樣論述：
本論文結合了這五年來，本人與混合信號實驗室之團隊對結合跳躍式演算法 (Skipping Switching Algorithm)與次區間(Subranging)架構的類比數位轉換器(ADC) 之研究，並應用在現今需求量持續增溫的物聯網(IOT)、整合觸控與顯示晶片(TDDI IC) 與億赫茲(GHz)取樣通訊系統中。為了達到低功耗，此篇論文提出了兩種不同的省電切 換方式，分別為切換能量曲線翻轉(Energy-Curve Reshape)技術與重複利用切換(ReSwitching)技術，試圖使應用於觸控感測應用的 ADC 更省電。為了達到高解析度，本論 文也迭代出了兩種應用於雜訊整形(Nois
e-Shapping)之連續漸進式(SAR) ADC 技術，分 別為殘餘電壓產生技術(Residue Voltage Generate Method)與被動增益多輸入通道震 盪比較器(Passive-Gain Multiple-Input Ring Comparator)，並將解析度推到十三位 元。在節省面積的部分，本論文利用小單位電容搭配權重分裂補償演算(Weight-Split Algorithm)與飄移(Offset)校正，將整體電容陣列大小壓在 KT/C 雜訊的限制，並達到 十四位元的解析度。傳統上，SAR ADC 與其驅動電路結合往往造成驅動電路極大的設計 難度，因此本論文也提出兩種
方式，分別為偵測動態開迴路補償系統(Detective OpenLoop Dynamic)簡稱 DeOLD，以及 DeOLD 與穩壓器混合系統，企圖舒緩驅動電路的壓力， 並將電路解析度推到十三位元。在 GHz 取樣通訊系統中，本論文也提出了兩個高速轉換 器的想法，試圖利用無校正的方式將 ADC 的速度拉到 GHz 取樣與十位元之解析度，最後 結合次區間架構並聯四通道的時間交錯(Time-Interleaved) ADC，並加上零點交叉校正 系統(Zero-Crossing Skew Calibration)達到十二位元一億次取樣頻率有低功率的 ADC。 經由十三個實作作品的量測結果，本論文說
明了跳躍式演算法加上次區間架構在某些特 定規格上的應用，可以達到品質因數(Figure of Merit)極佳的水準，例如：小面積十 二到十四位元一百萬次取樣(1 MS/s)左右物聯網與觸控應用的 ADC 以及一億次取樣(1 GS/s)二到四通道應用於 GHz 通訊系統的時間交錯 ADC。
一個六位元虛擬二進位摺疊R-2R階梯式電流導引數位類比轉換器設計與特性分析
為了解決2007 gs350規格 的問題，作者詹竣宇 這樣論述：
本篇論文設計一個六位元虛擬二進位摺疊R-2R階梯式電流導引數位類比轉換器。設計平台使用TSMC 0.18 μm 1P6M CMOS製程。在電源為1.8V的狀況下，模擬結果功率消耗為1.9913mW。在輸入頻率為 179.6875MHz時，ENOB為5.79bit，DNL為±0.011，INL為±0.012，SFDR為48.80dB。將設計完後的電路再做進一步的分析，以差動對開關與疊接式流鏡的各個MOS元件大小對於整體電路影響。