VGA no signal的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列包括價格和評價等資訊懶人包

以機器學習輔助之進化演算法 實現考量參數變異的快速類比電路尺寸調整方法

為了解決VGA no signal的問題，作者郭東杰 這樣論述：

進化演算法被廣泛應用於各種優化問題，因其高準確度和對不同電路的強適應性，相當適合被應用在類比電路尺寸設計上。然而，若在電路尺寸設計中考慮製程變異的影響，將會大量增加電路模擬次數，使其無法被應用於大規模電路上。儘管最近的一些相關研究採用了機器學習技術來加速優化過程，但很少有人在他們的方法中考慮製程變異的影響。在本篇論文中，我們提出了一種應用於類比電路尺寸設計的進化演算法，可以快速地考慮製程變異對良率影響。透過機器學習模型，我們能夠在進行模擬前初步預測新電路樣本的效能好壞，並過濾掉表現可能較差的新電路樣本，節省許多不必要的模擬時間，加快收斂的速度。此外，我們也提出了一種新的類力學模型來引導演算法

優化良率。基於先前過程中的電路樣本，所提出的類力學模型可以預測設計是否具有更好的良率，而無需執行耗時的蒙特卡羅分析。與先前的研究相比，我們所提出的方法顯著減少了進化演算法過程的模擬次數，有助於產生具有高可靠性和低成本的實用設計。相同的概念也可以用在類比電路遷移，大幅縮短改變製程時的尺寸再優化時間。從幾個類比電路的實驗來看，我們的方法確實非常有效率。

毫米波寬頻鏡像訊號抑制接收機設計

為了解決VGA no signal的問題，作者何泰廷 這樣論述：

隨著毫米波頻段的發展，在相位陣列(Phase Array)架構的射頻接收機中，混頻器(Mixer)和可變增益放大器(Variable Gain Amplifier)為重要的元件。由於互補式金氧半導體製程(CMOS)的進步，使得CMOS具有低功率消耗、低成本及高整合度的優勢。本論文將使用標準65-nm 1P9M互補式金屬氧化物半導體製程(Standard 65-nm 1P9M CMOS process)，實現28 GHz鏡像訊號抑制降頻器與2-6 GHz可變增益放大器，最後整合兩電路，實現寬頻鏡像訊號抑制接收機。第一個電路為28 GHz鏡像訊號抑制混頻器，為一種降頻器。將RF訊號和LO訊號混和

成IF訊號，使用的技術為I/Q訊號調變(I/Q Modulator)。RF訊號使用威爾京生功率分配器(Wilkinson Power Divider)將訊號分配到I 路徑和Q 路徑降頻器，並且藉由給予兩顆混頻器LO正交訊號和RF訊號，將兩個訊號透過馬相巴倫轉成四相位訊號合成。輸出IF端使用多相位濾波器(Poly Phase Filter)將四相位輸出訊號合成差動訊號。當電晶體閘極偏壓為0.3 V，LO驅動功率為3 dBm時，頻帶為24 ~ 27 GHz，轉換增益(Conversion Gain)範圍為-24 ± 0.3 dB，鏡像拒斥比(Image Rejection Ratio)皆小於-30

dBc。1-dB增益壓縮點之輸入功率〖IP〗_1dB約為-2 dBm。整體功率消耗約為0 mW。整體晶片佈局面積為745μm×770μm(含PAD)和620μm×660μm(不含PAD)。第二個電路為2-6 GHz可變增益放大器，第一級為電壓緩衝放大器(Voltage Buffer)，電路核心使用Inverter Buffer，第二級使用共源級組態(Common Source Mode)。可變方式採用電流控制架構(Current Steering)，透過類比控制技術，使放大器增益可變。當供應電壓V_DD為1.2 V且V_C= 0 V時，增益約為5.29 dB ~ 20.82 dB，可變增益範

圍約有15.53 dB。1-dB增益壓縮點之輸出功率〖OP〗_1dB約為3.8 dBm。整體功率消耗約為43.2 mW。整體晶片面積為665μm×770μm(含PAD)和545μm×595μm(不含PAD)。第三個電路為毫米波寬頻鏡像訊號抑制接收機，由上述兩電路整合實現鏡像訊號抑制接收機。將混頻器混頻後的結果透過可變增益放大器放大，並透過可變技術配合系統產生不同轉換增益，讓此系統有足夠的轉換增益(Conversion Gain)。當電晶體閘極偏壓為0.3 V，LO驅動功率為3 dBm，供應電壓V_DD為1.2 V且V_C= 0 V時，頻帶為23 ~ 29 GHz，轉換增益(Conversion

Gain)範圍為-0.5± 0.5 dB，鏡像拒斥比(Image Rejection Ratio)在此頻段皆小於-30 dBc。1-dB增益壓縮點之輸入功率〖IP〗_1dB約為-1 dBm。整體功率消耗約為43.2 mW。整體晶片面積為1405μm×770μm。