vacuum ball注意事項的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列包括價格和評價等資訊懶人包

奈米薄膜之微觀特性研究

為了解決vacuum ball注意事項的問題，作者楊秉豐 這樣論述：

電子產業自1970年代左右創立，至今所帶來電子產品的迅速發展，包括IC設計、製造、封裝與測試等電子產業，讓台灣躍居全球電子產業重鎮的地位。然這些半導體產業中所使用之材料相當多元化，包括電子構裝銲錫接點之介金屬化合物，與II-VI族、III-V族與IV族等不同半導體材料。以往有關介金屬化合物之研究多專注於銲錫材料熱擴散反應及溫度循環與掉落衝擊及高速撞擊銲錫等之可靠度測試，並對介金屬化合物之生成機制及電子產品之使用壽命提供具體之陳述。但因介金屬層極薄及試片不易製備，使得在奈米等級機械性質之探討並不多見，且其磨耗特性之討論亦相當缺乏。其次，對II-VI族材料之氧化鋅薄膜、III-V族之氮化銦鎵及氮

化鋁薄膜與IV族之單晶矽等半導體材料之研究，過去多強調於結構、光電、聲波、壓電、導電及半導體等特性運用。然這些材料所開發之產品，在長時間運作下其結構內接合處存在機械與磨耗的問題，將導致使用壽命縮短。惟針對這些材料在接觸行為下所產生問題之研究極為缺乏。再者，選擇材料之同時不僅須對其相關本質特性有所認知，因應產品運用微小化趨勢，對於前期試片製備與細部奈米尺度之研究亦須投入更多之心力。首先，本文以退火擴散偶方式製備介金屬化合物，並以等溫150oC下持續約1000小時製作奈米壓痕之試片，而因奈米刮痕所需體積空間更大，則以溫度150oC需持續約1500小時之環境下製備。接著進行微結構觀察，可發現Ni3S

n4柱為柱狀結構且晶粒最大，而Cu3Sn與較粗大之六角形狀Cu6Sn5較細小且鬆散。經過奈米壓痕實驗後，發現壓痕方向不論垂直或側向所對應之機械性質差異不大，而獲得之楊氏模數Cu6Sn5約116 GPa左右、Cu3Sn為132 GPa左右及Ni3Sn4為140 GPa左右，而所對應之硬度值，Cu6Sn5、Cu3Sn及Ni3Sn4皆極為接近約6.3 GPa左右。並發現Cu6Sn5在低應變率之奈米壓痕過程中產生多重pop-in偏移現象，且臨界應變率範圍為0.1 s-1到0.05 s-1，然在相同條件下之Cu3Sn及Ni3Sn4卻無此種效應。其次，觀察刮痕實驗後所獲得外觀結構，發現Ni3Sn4之隆起效

應較大，而Sn-Cu組成之介金屬化合物較小。其結果顯示在10至30 mN正向力及0.1至10 mm/s刮痕速率組合之刮痕試驗條件下，Cu6Sn5、Cu3Sn與Ni3Sn4介金屬相之摩擦係數分別介於0.178~0.287、0.175~0.296與0.197~0.310之間，故Ni3Sn4的磨耗較Cu6Sn5及Cu3Sn顯著，而且正向力與磨耗特性密切相關，但刮痕速率與磨耗特性之間的關係並不顯著。其次，針對II-VI族材料為氧化鋅薄膜、III-V族為氮化銦鎵及氮化鋁薄膜與IV族為單晶矽等半導體材料之製備原理與方法作詳細介紹。分別以射頻磁控濺鍍方式以製備氧化鋅及氮化鋁薄膜，並利用有機金屬化學氣相沉積之

技術成長氮化銦鎵薄膜，對於薄膜長晶方向和品質、表面形貌與粗糙度、奈米等級之機械、磨耗性質與微結構受壓痕與刮痕力後之外觀和相變行為，分別利用X光繞射分析儀、微Raman光譜分析儀、奈米壓痕與刮痕實驗技術、掃描式電子顯微鏡、聚焦式離子束顯微鏡和橫切面穿透式電子顯微鏡等高解析度設備進行觀察，其結果如後:氧化鋅薄膜之濺鍍時間分別為一、二與三小時，其結構將隨濺鍍時間增長而朝c軸(002)晶格方向成長，而表面粗糙度降低，且楊氏模數分別為135.4 ± 6.4、147.3 ± 4.5和157.9 ± 2.8 GPa，而硬度分別為9.2 ± 0.8、9.4 ± 2.8和10.4 ± 0.4 GPa。再者，由聲

波特性觀察此薄膜沉積於藍克賽基板，將提高表面聲波之速率與增加壓電耦合之效率。氮化銦鎵薄膜之成長溫度控制於790oC、760oC或730oC以製備銦含量分別為25%、30%及34%，得知較低銦含量的氮化銦鎵薄膜在較高的成長溫度下生成，且所對應之晶粒尺寸分別約為9.92 nm、9.84 nm及8.62 nm，顯示晶粒大小隨銦含量增加而減少，且表面粗糙度亦有此趨勢。其次，對In0.25Ga0.75N,、In0.3Ga0.7N及In0.34Ga0.66N薄膜所獲得之機械性質，亦發現硬度特性將隨較高之銦含量而呈現較低之硬度，然銦含量對薄膜楊氏模數的影響並無特定趨勢存在。氮化鋁薄膜分別以150W、250W

和350W之功率濺鍍生成，發現結構(103)晶格方向隨濺鍍功率增大而愈明顯，其機械性質顯示供給較高射頻功率具有較高的硬度與楊氏模數，此因結晶表面之粗糙度隨著供給功率提高而更平整，導致較密緻之結構。再者，在刮痕實驗所獲得每組試片的摩擦係數皆會微幅地隨正向力增加而提高，而不同射頻功率所對應薄膜的摩擦係數的值是接近的，尤其是350W功率下之生成薄膜，可發現其摩擦係數在整個刮痕實驗中具有最穩定與最小變異數。最後，在單晶矽半導體材料之實驗過程中，楊氏模數以及硬度一開始隨壓印深度增加而增加，而後逐漸收斂至常數。壓痕實驗後以微拉曼光譜觀察在壓痕附近產生Si-III和Si-XII之混合相，接著，以穿透式電子顯

微鏡觀察顯微影像發現接近壓痕中心裂縫位置係因應力較大而形成Si-III以及Si-XII混合相。其次，有關單晶矽相變行為之驗證，乃利用分子動力學模擬法則進行，即選擇適合之二體與多體勢能勢能函數執行模擬分析，發現奈米壓痕之卸載階段所產生之高壓相與Si-II相會轉換成Si-III相與Si-XII相，若呈現pop-out現象則伴隨著Si-III與Si-XII相與非晶質相共同產生。若出現elbow現象，則使得Si-II相轉變為非結晶相，此結論與壓痕實驗之結果互相驗證，且最重要的是利用模擬技術可補足實驗過程中所無法及時觀察之粒子受力狀況與局部變形行為，可供往後相關研究之重要參考。